AM3352BZCZA100
Caratteristiche
Sitara™ ARM® Cortex® fino a 1 GHz
-A8 Processore RISC a 32 bit
– Coprocessore NEON™ SIMD
– 32 KB di istruzione L1 e 32 KB di cache dati con errore singolo
Rilevamento
– 256 KB di cache L2 con codice di correzione degli errori (ECC)
– 176 KB di ROM di avvio su chip
– 64KB di RAM dedicata
– Emulazione e debug - JTAG
– Interrupt Controller (fino a 128 richieste di interrupt)
Memoria su chip (RAM L3 condivisa)
– 64 KB di RAM OCMC (General-Purpose On-Chip Memory Controller).
– Accessibile a tutti i Master
– Supporta la ritenzione per il risveglio rapido
Interfacce di memoria esterna (EMIF)
– mDDR(LPDDR), DDR2, DDR3, DDR3L
Controllore
– mDDR: clock 200 MHz (velocità dati 400 MHz)
– DDR2: clock 266 MHz (velocità dati 532 MHz)
– DDR3: clock 400 MHz (velocità dati 800 MHz)
– DDR3L: clock 400 MHz (velocità dati 800 MHz)
– Bus dati a 16 bit
– 1 GB di spazio indirizzabile totale
– Supporta configurazioni di un dispositivo di memoria x16 o due x8
– Controller di memoria per uso generale (GPMC)
– Interfaccia di memoria asincrona flessibile a 8 bit e 16 bit con fino a sette selezioni di chip (NAND, NOR, Muxed-NOR, SRAM)
– Utilizza il codice BCH per supportare ECC a 4, 8 o 16 bit
– Utilizza il codice Hamming per supportare l'ECC a 1 bit
– Modulo di localizzazione degli errori (ELM)
– Utilizzato insieme a GPMC per individuare indirizzi di errori di dati da polinomi sindromici generati utilizzando un algoritmo BCH
– Supporta la posizione degli errori di blocco a 4, 8 e 16 bit per 512 byte basata su algoritmi BCH
Sottosistema di unità in tempo reale programmabile e sottosistema di comunicazione industriale (PRU-ICSS)
– Supporta protocolli come EtherCAT®, PROFIBUS, PROFINET, EtherNet/IP™ e altri
– Due unità programmabili in tempo reale (PRU)
– Processore RISC Load/Store a 32 bit in grado di funzionare a 200 MHz
– 8 KB di RAM istruzioni con rilevamento errore singolo (parità)
– 8 KB di RAM dati con rilevamento errore singolo (parità)
– Moltiplicatore a 32 bit a ciclo singolo con accumulatore a 64 bit
– Il modulo GPIO avanzato fornisce supporto ShiftIn/Out e blocco parallelo sul segnale esterno
– 12 KB di RAM condivisa con rilevamento di errore singolo (parità)
– Tre banchi di registri da 120 byte accessibili da ogni PRU
– Interrupt Controller (INTC) per la gestione degli eventi di input del sistema
– Bus di interconnessione locale per il collegamento di master interni ed esterni alle risorse all'interno del PRU-ICSS
– Periferiche all'interno del PRU-ICSS:
– Una porta UART con pin di controllo del flusso,
Supporta fino a 12 Mbps
– Un modulo Enhanced Capture (eCAP).
– Due porte Ethernet MII che supportano l'industria
Ethernet, come EtherCAT
– Una porta MDIO
Modulo di alimentazione, ripristino e gestione dell'orologio (PRCM).
– Controlla l'entrata e l'uscita dalle modalità Stand-by e Deep-Sleep
- Responsabile della sequenza del sonno, della sequenza di spegnimento del dominio di alimentazione, della sequenza di riattivazione e della sequenza di accensione del dominio di alimentazione
– Orologi
– Alta frequenza integrata da 15 a 35 MHz
Oscillatore utilizzato per generare un clock di riferimento per vari clock di sistema e periferiche
– Supporta l'attivazione e la disattivazione dell'orologio individuale
Controllo per sottosistemi e periferiche a
Facilita il consumo energetico ridotto
– Cinque ADPLL per generare clock di sistema
(Sottosistema MPU, interfaccia DDR, USB e periferiche [MMC e SD, UART, SPI, I2C], L3, L4, Ethernet, GFX [SGX530], clock pixel LCD)
