R5F100GEAFB#10
Caratteristiche
Tecnologia a bassissimo consumo energetico
VDD = tensione di alimentazione singola da 1,6 a 5,5 V
Modalità HALT
Modalità ARRESTO
Modalità SNOOZE
Nucleo della CPU RL78
Architettura CISC con pipeline a 3 stadi
Tempo minimo di esecuzione dell'istruzione: può essere modificato
dall'alta velocità (0,03125 μs: funzionamento a 32 MHz
con oscillatore on-chip ad alta velocità) a velocità ultra-bassa
(30,5 μs: funzionamento a 32,768 kHz con sottosistema
orologio)
Spazio indirizzi: 1 MB
Registri per uso generico: (registro a 8 bit × 8) × 4
banche
RAM su chip: da 2 a 32 KB
Codice di memoria flash
Memoria flash del codice: da 16 a 512 KB
Dimensione del blocco: 1 KB
Divieto di cancellazione e riscrittura dei blocchi (security
funzione)
Funzione di debug su chip
Autoprogrammazione (con funzione di boot swap/flash shield
funzione finestra)
Memoria flash dati
Memoria flash dati: da 4 KB a 8 KB
Funzionamento in background (BGO): le istruzioni possono essere
eseguito dalla memoria del programma durante la riscrittura del file
memoria flash dati.
Numero di riscritture: 1.000.000 di volte (TYP.)
Tensione di riscrittura: VDD = da 1,8 a 5,5 V
Oscillatore su chip ad alta velocità
Selezionare tra 32 MHz, 24 MHz, 16 MHz, 12 MHz, 8 MHz,
6 MHz, 4 MHz, 3 MHz, 2 MHz e 1 MHz
Elevata precisione: +/- 1,0 % (VDD = da 1,8 a 5,5 V, TA = -20
a +85°C)
Temperatura ambiente di esercizio
TA = da -40 a +85°C (A: applicazioni consumer, D:
Applicazioni industriali )
TA = da -40 a +105°C (G: applicazioni industriali)
Gestione dell'alimentazione e funzione di ripristino
Circuito POR (power-on-reset) su chip
Rilevatore di tensione su chip (LVD) (Selezionare interrupt e
reset da 14 livelli)
Controller DMA (Direct Memory Access) · 2/4 canali · Numero di clock durante il trasferimento tra SFR a 8/16 bit e RAM interna: 2 clock Moltiplicatore e divisore/accumulatore multiplo · 16 bit × 16 bit = 32 bit (senza segno o con segno) · 32 bit ÷ 32 bit = 32 bit (senza segno) · 16 bit × 16 bit + 32 bit = 32 bit (senza segno o con segno) Interfaccia seriale · CSI: da 2 a 8 canali · UART/UART (bus LIN supportato) : da 2 a 4 canali · Comunicazione I2C/I2C semplificata: da 3 a 10 canali Timer · Timer a 16 bit: da 8 a 16 canali · Timer a intervalli a 12 bit: 1 canale · Orologio in tempo reale: 1 canale (calendario per 99 anni, funzione di allarme e funzione di correzione dell'orologio) · Watchdog timer: 1 canale (utilizzabile con l'oscillatore on-chip a bassa velocità dedicato) Convertitore A/D · Convertitore A/D con risoluzione 8/10 bit (VDD = da 1,6 a 5,5 V) Ingresso analogico: da 6 a 26 canali · Tensione di riferimento interna (1,45 V) e sensore di temperatura Nota 1 Porta I/O ·Porta I/O: da 16 a 120 (N-ch open drain I/O [tensione di tenuta di 6 V]: da 0 a 4, N-ch open drain I/O [tensione di tenuta VDD Nota 2/tensione di tenuta EVDD Nota 3]: da 5 a 25) · Può essere impostato su drain aperto N-ch, buffer di ingresso TTL e resistenza di pull-up su chip · Interfaccia potenziale diversa : Può essere collegato a un dispositivo da 1,8/2,5/3 V · Funzione di interruzione tasto su chip · Uscita clock su chip/controllore uscita cicalino Altri · Circuito di correzione BCD (decimale codificato in binario) su chip Note 1. Può essere selezionato solo in modalità HS (principale ad alta velocità) 2. Prodotti da 20 a 52 pin 3. Prodotti da 64 a 128 pin
